Ich habe mal ein Tutorial zum Thema Pandora übertakten gemacht, ihr könnt es euch hier angucken--> http://buechse.openpandora.de/buchse/pandora-auf-uber-800mhz-ubertakten/ finden
Es ist weniger die Taktgrenze als die Taktung selbst. Die NEON Einheit ist einfach etwas empfindlicher, nur weil sie plötzlich instabil läuft heißt das nicht, dass sie mit einer bestimmten höheren Taktung nicht trotzdem stabil läuft. Zumindest war das mein Eindruck bei der Verfolgung der entsprechenden Threads im englischen Forum.jottt said:NEON macht nicht ganz so viel mit wie der ARM-Kern.
cat /proc/cpuinfo
scorpio16v said:Dort wird mir aber immer nur BogoMIPS : 488.41 ausgegeben.
Ist das bei Eurer Pandora auch so ? Oder läuft meine wirklich immer nur auf ~500 MHz ?
<i>
</i>cat /proc/cpuinfo | grep -i mhz
cat /proc/cpuinfo | grep -i mhz
Also ich würde ja nicht sagen, dass ich mehr Ahnung hätte, aber ich hatte das auch so verstanden.F_Slim said:Soweit ich weiß wird der OPP-Level dynamisch geregelt, und die Einstellung bestimmt nur den maximal erlaubten Level. Wäre aber schön, wenn das nochmal jemand mit mehr Ahnung als ich bestätigen könnte ...
<i>
</i>cat /proc/cpuinfo | grep MHz
Gemäss Wiki bestimmt die CPU Geschwindigkeit (MHz) den OPP Level. Offenbar gibt es hart codierte Schwellwerte, die den jeweiligen OPP Level setzen. Dazu gab's auch kürzlich einen Thread im englischen Forum. So richtig dynamisch soll der OPP erst in neueren Kernel Versionen werden.F_Slim said:Soweit ich weiß wird der OPP-Level dynamisch geregelt, und die Einstellung bestimmt nur den maximal erlaubten Level. Wäre aber schön, wenn das nochmal jemand mit mehr Ahnung als ich bestätigen könnte ...
<i>
</i>$ cat /proc/cpuinfo
Processor : ARMv7 Processor rev 2 (v7l)
BogoMIPS : 488.41
Features : swp half thumb fastmult vfp edsp
CPU implementer : 0x41
CPU architecture: 7
CPU variant : 0x1
CPU part : 0xc08
CPU revision : 2
L1 I cache :VIPT
Cache unification level : 2
Cache coherency level : 3
Level 1 cache : separate instruction and data
L1 I size : 16384 bytes
L1 I assoc : 4
L1 I line length : 64
L1 I sets : 64
L1 I supports : RA
L1 D size : 16384 bytes
L1 D assoc : 4
L1 D line length : 64
L1 D sets : 64
L1 D supports : RA WB WT
Level 2 cache : unified
L2 cache size : 262144 bytes
L2 cache assoc : 8
L2 cache line length : 64
L2 cache sets : 512
L2 cache supports : WA RA WB WT
Hardware : Pandora Handheld Console
Revision : 34302034
Serial : 0000000000000000
Erwähnenswert ist sicherlich noch, dass die Pandora Garantie gemäss Wiki max. OPP 5 bei 1000 MHz abdeckt.
Und diese Schwellenwerte sind laut ED (in dem von dem von dir verlinkten Thread) im Sourcecode zu finden. Mich würde sehr interessieren, um welche Werte es sich genau handelt. Meine Pandora läuft nämlich mit OPP 3 bei 860 Mhz noch stabil. Wenn nun aber ab 800 Mhz automatisch auf OPP 4 geswitcht wird, dann wäre das ja eine unnötige Belastung.yoshi41dragon said:Gemäss Wiki bestimmt die CPU Geschwindigkeit (MHz) den OPP Level. Offenbar gibt es hart codierte Schwellwerte, die den jeweiligen OPP Level setzen.
Diese Aussage halte ich für fraglich, Craigs Posting in der Quellenangabe war mal wieder völlig undeutlich und daher unbrauchbar. Meiner Meinung nach bezog sich sein "allow" auf die Hardcodierung der maximalen Werte im Source. Darin steckt keine Garantieaussage, diese wurde hineininterpretiert.yoshi41dragon said:Erwähnenswert ist sicherlich noch, dass die Pandora Garantie gemäss Wiki max. OPP 5 bei 1000 MHz abdeckt.